

本科目の設計製作フローと、VHDLデザイン

↓: 手掛けるフロー

ALTERA社製PLD用
EDA/CADツール

Quartus II 9.1
Web Edition



Windows



設計用PC

接続ケーブル



ALTERA社製PLD

- EPM7128SLC84-15
- EP2C70F896

EDA/CADツール

ハードウェア仕様記述 (UML、C言語)

ビヘイビア(動作)記述 (HDL、C言語)

RTL(機能)記述(ブロック図、HDL、C言語)

論理回路・式記述(論理回路図、HDL)

設計

動作合成

記述チェック

機能検証

sim

論理合成

VHDL(プログラミング)演習

『デジタル回路を設計する』

ゲートレベル記述(ネットリスト)

配置・配線

レイアウトレベル
(コンフィグレーション)

タイミング検証

sim

コンフィグレーション

PLD

PLD用開発ボード

- ISPプログラマ & チェッカ
- DE2-70


動作確認(ボード)

1. デザインの段階(抽象レベル)
 - ・メイン: RTL
 - ・サブ: ゲートレベル②
2. デザインの方法
HDL → VHDL
3. モジュール化デザイン
容易

2大HDL

本科目では
VHDLを取り上げる。

(本質的には、
VHDLとVerilog HDLとに大差はない。)



VHDL

(Very high speed integrated circuit
Hardware Description Language)

米国国防総省
VHSICプロジェクトにて開発
(1987年)

VHDL'87(IEEE-1076-1987)
VHDL'93(IEEE-1076-1993)

Verilog HDL

誕生

米国Gateway Design Automation社
(現Cadence Design Systems社)の
回路シミュレータVerilog-XLの専用言
語として開発(1984年)


標準化

IEEE-1364-1995

【注】VHSIC: Very High Speed Integrated Circuit

VHDL文法の習得 {ゲートレベル②→RTL} × {Quartus IIの工程}

[Quartus IIの資料](#)



基本構文

簡単な例

論理式記述-組み合わせ回路
機能記述-組み合わせ回路
機能記述-レジスタ
複合回路

高度な例


課題を設定して
進めていく。



対象レベル

RTLをメイン、ゲートレベル②をサブ、
の抽象レベルに据えてデザインする

課題の設定、課題とプロジェクト



	●練習課題●	■必須課題■	▲追加課題▲
作業 タイミング	一斉に	適宜	適宜
レポート との関係	無し	この中から、レポート課題 を出題する。(後日、別ス ライドで出題する。)	レポート課題に加えて、追 加課題をレポートに含め た場合、+αの評点を付与 する。
課題の 設定目的	設計製作フロー全体をひ と通り押さえ、以降の課題 を円滑に行う準備をする。	HDLを用いたデジタル回 路設計における基本的内 容。	時間的余裕や学習意欲に 応える。

VHDLデザインファイルの基本構文

エンティティ名.vhd

```
library IEEE;  
use IEEE.std_logic_1164.all;  
use IEEE.std_logic_unsigned.all;
```

◆ライブラリ／パッケージ部

特別な事がない限りこの通りに記述する。

```
entity エンティティ名 is  
    ジェネリック宣言の記述  
    入出力ポートの記述
```

◆エンティティ部

デザインの外部インターフェースを記述する。

➤ジェネリック宣言の記述(必要ならば)

➤入出力ポートの記述(メイン)

```
end エンティティ名;
```

```
architecture RTL of エンティティ名 is  
    各種宣言の記述
```

◆アーキテクチャ部

デザインの内部機能を記述する。

➤各種宣言の記述(必要なものを)

➤回路機能の記述(メイン)

```
begin  
    回路機能の記述  
end RTL;
```

●「エンティティ名」の文字列を記述する所

1. ファイル名(拡張子.vhdが付く)
2. エンティティ部の先頭
3. エンティティ部の末尾
4. アーキテクチャ部の先頭

●コメント

「--」(ハイフン2個)で始め、行末まで有効。

【注】エンティティ名のつけ方

- 先頭文字が半角英文字の半角英数文字列。
- 大小文字を区別しない。
- VHDL予約語は使えない。

VHDLデザインファイルの基本構文のイメージ

エンティティ名.vhd

```
library IEEE;  
use IEEE.std_logic_1164.all;  
use IEEE.std_logic_unsigned.all;
```

```
entity エンティティ名 is  
    ジェネリック宣言の記述  
    入出力ポートの記述  
end エンティティ名;
```

◆エンティティ部

デザインの外部インターフェースを記述する。

➤ジェネリック宣言の記述(必要ならば)

➤入出力ポートの記述(メイン)

```
architecture RTL of エンティティ名 is  
    各種宣言の記述  
begin  
    回路機能の記述  
end RTL;
```

◆アーキテクチャ部


デザインの内部機能を記述する。

➤各種宣言の記述(必要なものを)

➤回路機能の記述(メイン)

エンティティ名.vhd

エンティティ名



信号

◆信号 •作図のときに描く配線に相当する概念。

- エンティティ部の**入出力ポートの記述**で定義される信号を、**入出力ポート**という。
- アーキテクチャ部の**各種宣言の記述**で定義される信号を、**内部信号**という。
- 全ての信号は、**信号名とデータ型**で定義づけられ、**9つの論理値**をとる。

- 先頭文字が半角英文字の半角英数文字列。
- 大小文字を区別しない。
- VHDL予約語は使えない。

【注】
入出力ポートと
内部信号の
定義の書式は
異なる。



0, 1, X	Logic0, Logic1, Unknown
Z	High Impedance
-	Don't Care
U	Uninitialized
L, H, W	Weak Signals of 0, 1, X

●主な2つのデータ型

①信号名Aの型: **std_logic**
(1本の配線)



②信号名Aの型: **std_logic_vector(3 downto 0)** **std_logic_vector(0 to 3)**
(複数本の配線、
①の配列型)



●定数表現

①std_logic
'でくる。

例:
'0', '1', 'Z'

②std_logic_vector
"でくる。

例:
"1101", "00101111"

●基数による定数表現 以下は全て同じ値

"00101111"	
B "00101111"	Binary
O "57"	Octal
X "2F"	hexadecimal

●切り出し(列数指定)と 接続(&演算子)

信号名Aの型を
std_logic_vector(3 downto 0)
とすると、以下は全て同じ意味。

A
A(3)&A(2)&A(1)&A(0)
A(3 downto 2)&A(1 downto 0)
A(3)&A(2 downto 0)


(例) 入出力ポート、回路機能

エンティティ名.vhd

```
entity エンティティ名 is
  ジェネリック宣言の記述
  入出力ポートの記述
end エンティティ名;

architecture RTL of エンティティ名 is
  各種宣言の記述
  回路機能の記述
end RTL;
```

mynand2.vhd



入出力ポートの記述

```
port (
  A : in std_logic;
  B : in std_logic;
  X : out std_logic
);
```

同義

または

```
port (
  A,B : in std_logic;
  X : out std_logic
);
```

回路機能の記述

```
X <= A nand B;
```

回路ブロック図をイメージしながら記述: エンティティをブロックとしてイメージ

port文、信号代入文、演算子

●ポート文: 入出力ポートの記述

書式 `port (ポート1; ... ポートi; ... ポートN);`

信号名, 信号名, ... : 方向指定モード データ型

「:」以下が同一である複数の信号名は、
コンマで区切り並べて記述できる

in	入力ポートを表わす
out	出力ポートを表わす
inout	双方向ポートを表わす

●信号代入文: 回路機能記述の基本

書式 `信号名 <= 定数または式;`

両辺の型が一致していること

- 信号名 (左辺とは別の)
- 演算式

関係演算子を除く

●演算子

【※】信号代入の記号ではない

優先順位別	not	*	+	=	and
	abs	/	-	/=	or
	** (冪)	mod	&	<	xor
		rem		>	nand
				<= 【※】	nor
				=>	

演算機能別	論理	関係	接続	算術
	not	=	&	+
	and	/=		-
	or	<		*
	xor	>		** (冪)
	nand	<= 【※】		/
	nor	=>		mod
				rem
				abs

項数別	単項	2項
	not	and
	abs	or
	+	xor
	-	+
		など
		その他
	書式例	
	not A	B and C

高 ← 優先順位 → 低

●練習課題●


●プロジェクト「mynand2」

VHDLを用いて記述し、設計製作フローを進めよ。


[Quartus IIの資料](#)



VHDL文法の習得



VHDL記述
(デザインファイル)



プロジェクト

工程

PLD

基本構文

簡単な例

論理式記述-組み合わせ回路
機能記述-組み合わせ回路
機能記述-レジスタ
複合回路

高度な例

ゲートレベル②

RTL

プロジェクト
「mynand2」
の難易度